資料詳細

SystemVerilogアサーション・ハンドブック利用可

Ben Cohen／著 -- 丸善 -- 2006.1 -- 549.7

所蔵

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館	場所	棚番号	請求記号	資料コード	貸出利用	状態
本館	４階自然 Map	9	/549.7/ｺｴ/883974	1108839743	閲可貸可協可	－

タイトル	SystemVerilogアサーション・ハンドブック
著者	Ben Cohen ／著, Srinivasan Venkataramanan ／著, Ajeetha Kumari ／著, 三橋明城男／共訳, 朽木順一／共訳, 茂木幸夫／共訳, 小笠原敦／共訳, 明石貴昭／共訳
出版地	東京
出版者	丸善
出版年	2006.1
ページ数	43,367p
大きさ	21cm
翻訳原書名注記	原タイトル:System Verilog assertions handbook
一般件名	ハードウェア記述言語
内容紹介	SystemVerilogのアサーション面に焦点を合わせるだけでなく、言語概念の説明を行い、SystemVerilogアサーション(SVA)をアサーションベース検証手法で効果的に使用する方法を示す。
ISBN	4-621-07612-4
分類番号	549.7