資料詳細

  • 1 件中、 1 件目

定本トランジスタ回路の設計 続 利用可

鈴木 雅臣／著 -- CQ出版 -- 1992.12 -- 549.3

所蔵

所蔵は 1 件です。現在の予約件数は 0 件です。

所蔵館 場所 棚番号 請求記号 資料コード 貸出利用 状態
本館 ４階自然 Map 9 /549.3/ｽｽﾞ/614920 1106149205 閲可 貸可 協可 －

ページの先頭へ

資料詳細

タイトル 定本トランジスタ回路の設計 続
著者 鈴木 雅臣 ／著  
出版地 東京
出版者 CQ出版
出版年 1992.12
ページ数 359p
大きさ 21cm
一般注記 続の副書名:FET/パワーMOS/スイッチング回路を実験で解析
一般件名 トランジスター回路
内容紹介 電子回路のブラックボックス化が進む中、現代エレクトロニクス技術の原点といえるトランジスタ/FET回路の設計技術を、基礎からやさしく解説した。
ISBN 4-7898-3047-0 国立国会図書館 カーリル GoogleBooks WebcatPlus
分類番号 549.3

ページの先頭へ